• Keysight Technologies (NYSE: KEYS), hat die ersten Debug- und Validierungslösungen für die DDR51- und LPDDR52-Protokolle vorgestellt.

    In Verbindung mit dem Logikanalysator U4164A von Keysight ermöglichen diese Lösungen Entwicklern von Unternehmensservern, mobilen Geräten und drahtlosen Geräten das Debuggen und Testen von DDR5- und LPDDR5-Systemen sowie die Validierung der Protokollkonformität.

    Die Einführung des 5G New Radio (NR)-Standards erfordert höhere Datenraten und Performance sowohl bei Servern als auch bei mobilen Geräten, die zudem einen geringeren Stromverbrauch unterstützen müssen. DDR5-Speicher bietet eine höhere Bandbreite und die Leistung, die die nächste Generation von Cloud-Servern benötigt, um 5G-Applikationen zu unterstützen. Mit LPDDR5 (Low Power DDR5) können mobile Geräte zusätzlich einen geringeren Stromverbrauch realisieren.

    Tiefe Einblicke durch Analyse des Live-Verkehrs

    Die neuen Lösungen von Keysight geben Ingenieuren einen tiefen Einblick in das Verhalten des DDR5 oder LPDDR5 Busverkehrs durch Erfassung und Analyse des Live-Verkehrs. Dies wird durch die Verfolgung von Signalen im Speicherbus zwischen Prozessor und Speichergeräten erreicht. Durch die Kombination seiner Analyse- und Compliance-Validierungssoftware für DDR5 und seinen U4164A-Logikanalysatoren mit DDR5-Interposern bietet Keysight umfassende Designtestlösungen für Cloud-Server der nächsten Generation.

    „Kritische Cloud- und Geräteanwendungen erfordern eine zuverlässige und leistungsstarke DDR5-Speichertechnologie“, sagt Kailash Narayananan, Vice President und General Manager for Wireless Device and Operators bei Keysight. „Die Debug- und Validierungslösungen von Keysight für die DDR5- und LPDDR5-Speicherprotokolle ermöglichen es Geräteentwicklern, Innovationen für Hochgeschwindigkeits-Schnittstellen zur Unterstützung von Geräten der nächsten Generation und zukünftigen 5G-Anwendungen zu beschleunigen.“

    Keysight bietet ein umfassendes Portfolio an Lösungen für den gesamten Lebenszyklus der DDR5-Technologie – vom Design über Debugging und Compliance-Validierung bis hin zu Fertigungstests ausgereifter Produkte. Einheitliche Benutzeroberflächen, kombiniert mit einer umfassenden Testabdeckung im gesamten Workflows, schaffen eine kosteneffiziente Testumgebung mit einer hervorragenden Korrelation aller Messungen, die zur Lösung von Problemen beim Speicherverkehr, der Signalintegrität und der Energieintegrität erforderlich sind.

    Zusätzliche Informationen

    – Keysights U4164A 4 Gb/s State Logic Analyzer: www.keysight.com/find/U4164A

    – FS2600 oder FS2604 RDIMM/LRDIMM Interposer des FuturePlus Systems: www.futureplus.com

    – Keysights Memory Analysis SW mit Performance- und Compliance-Testlösungen für die Logikanalyse: www.keysight.com/find/B4661A

    – Kompatible Probes von Keysights Solution Partner FuturePlus: www.keysight.com/find/FuturePlus

    Verantwortlicher für diese Pressemitteilung:

    Keysight Technologies Deutschland GmbH
    Frau Michaela Marchesani
    Herrenberger Str. 130
    71034 Böblingen
    Deutschland

    fon ..: +49 7031 464-1955
    web ..: https://www.keysight.com
    email : keysight@prolog-pr.com

    Pressekontakt:

    Prolog Communications GmbH
    Herr Achim Heinze
    Sendlinger Str. 24
    80331 München

    fon ..: +49 89 800 77-0
    web ..: http://www.prolog-pr.com
    email : keysight@prolog-pr.com


    Disclaimer: Diese Pressemitteilung wird für den darin namentlich genannten Verantwortlichen gespeichert. Sie gibt seine Meinung und Tatsachenbehauptungen und nicht unbedingt die des Diensteanbieters wieder. Der Anbieter distanziert sich daher ausdrücklich von den fremden Inhalten und macht sich diese nicht zu eigen.


    Bitte beachten Sie, dass für den Inhalt der hier veröffentlichten Meldung nicht der Betreiber von Informieren.eu verantwortlich ist, sondern der Verfasser der jeweiligen Meldung selbst. Weitere Infos zur Haftung, Links und Urheberrecht finden Sie in den AGB.

    Sie wollen diese Informationen verlinken? Der Quellcode lautet:

    Keysight stellt erste Debug- und Validierungslösungen für DDR5- und LPDDR5-Speicherprotokolle vor

    veröffentlicht am 18. Juni 2018 in der Rubrik Presse - News
    Dieser Content wurde auf Informieren 35 x angesehen • Content-ID 61339